


한눈에 보이는

개정 3 판

컴퓨터 구조



09. 기억장치

9.1 기억장치 특성

9.2 반도체 기억장치

9.3 기억장치 모듈 설계

9.4 캐시기억장치

9.5 가상기억장치

9.6 요약

9.1 기억장치 특성

기억장치

- 종류가 다양
- 기억장치 관련 용어 소개
- 주기억장치와 보조기억장치 공통

내용

- 9.1.1 기억장치 종류
- 9.1.2 물리적 특성
- 9.1.3 용량 및 전송 단위
- 9.1.4 액세스 방법
- 9.1.5 성능 척도
- 9.1.6 기억장치 계층

9.1.1 기억장치 종류

주 기억장치

- 중앙처리장치와 on-line 연결
- 중앙처리장치가 필요할 때 즉시 사용할 수 있다.
- ROM (Read Only Memory): 비휘발성, 부트로더
- RAM (Random Access Memory): 휘발성

읽기만 가능

컴퓨터는 보조기억장치의 프로그램을
RAM에 복사 후 RAM에서 실행

보조기억장치

- 중앙처리장치와 off-line 연결
- 중앙처리장치가 데이터를 사용하려면 별도로 연결 과정을 거쳐야 한다.
- 데이터를 반영구적으로 보관하는 일종의 입출력장치
- 플로피 디스크, 하드 디스크, CD-ROM, USB 기억장치, SSD

9.1.2 물리적 특성

휘발성(volatile)

- 기억장치의 전원을 제거하면, 저장된 내용이 없어진다.
- RAM

비휘발성(nonvolatile)

- 기억장치의 전원을 제거하더라도, 내용이 그대로 유지한다.
- ROM, 보조기억장치

삭제 가능(erasable)

- 한 번 기록된 내용을 지우고 다른 값으로 갱신할 수 있다.
- RAM, 하드 디스크

삭제 불가능(non-erasable)

- 한 번 기록된 내용을 지우거나 갱신할 수 없다.
- ROM, CD-ROM (음반 CD 등)

9.1.3 용량 및 전송 단위

기억장치 용량

- 기억장치가 저장할 수 있는 데이터의 전체 크기
- 일반적으로 바이트 단위

주기억장치

- 바이트 단위 구성
- 정렬된 단어 단위 액세스
- 8, 16, 32, 64 비트 단어

보조기억장치

- 바이트 단위 구성
- 블록 단위 액세스
- 블록 크기: 512 bytes, 1Kbytes, 2Kbytes, 또는 4Kbytes




그림 9-1 주기억장치 조직 예

9.1.4 액세스 방법

영역의 위치
가의 방법

구분	액세스 방법	예	액세스 시간
순차 액세스 (sequential access)	처음부터 차례대로	자기 테이프	파일 위치로 이동하는 시간 추가
직접 액세스 (direct access)	헤드를 임의의 위치로 이동하여 액세스	자기 디스크 CD-ROM	디스크 헤드 이동 시간 추가
임의 액세스 (random access)	임의의 위치 액세스 + <u>액세스 시간 동일</u>	반도체 주기억장치 ROM, RAM	주소 제공 후 액세스하 므로 항상 같음
연관 액세스 (associative access)	테이블 구조에 대한 내용(키)에 의한 액세스	연관 기억장치 <u>CAM</u>	데이터 위치와 무관하게 항상 같음

주소가 없는
메모리 비슷한거

연관 기억장치(associative memory)

- CAM(Content Addressable Memory)
- 고속 탐색을 위한 특수 기억장치

9.1.5 성능 척도

성능 척도	정의
✱ 액세스 시간 (<u>access time</u>)	기억장치에 주소와 제어신호를 제공한 후 데이터가 읽혀지거나 쓰여지기 시작할 때까지 시간 <i>메모리의 반응속도</i>
사이클 시간 (<u>cycle time</u>)	기억장치를 연속적으로 액세스할 때 소요되는 시간 액세스 시간 + 여유 시간 <i>별로 안 중요</i>
✱ 전송률 (<u>transfer rate</u>)	1초에 액세스할 수 있는 데이터의 양. 1/(사이클 시간) 단위는 bps (bits per second) <i>bit/byte per second 주로 bit 씬 읽기/쓰기가 다름</i> <i>읽기가 살짝 빠름</i>
대역 폭 (<u>bandwidth</u>)	데이터 통신에서 채널이 수용할 수 있는 주파수 대역의 범위 기억장치에서는 전송률과 같은 의미로 사용함

[예제 91-1]

- 기억장치 사이클 시간이 100 nsec/byte 일 때, 비트 단위 데이터 전송률은?


[풀이]

- $\text{전송률} = 1/(\text{사이클 시간})$
 $= 1/100 \text{ (nsec/byte)} = 10 \text{ Mbytes/sec} = 80 \text{ Mbits/sec}$

9.1.6 기억장치 계층

기억장치 계층

- 액세스 속도는 빠르고, 용량은 많게.
 - 당장 처리할 데이터를 속도가 빠른 장치로 옮겨놓고 사용
- 컴퓨터는 아래층에서 자주 사용하는 데이터를 위로 옮겨 전체 속도를 개선하는 전략 사용



☆ 그림 9-2 기억장치 계층 구조 ☆

캐시의 속도 < 레지스터 속도

CPU가 램 액세스 위해 주소 생성



해당 주소 포함 여러 데이터 캐시로 올림



CPU는 캐시에서 액세스

디스크 캐시

운영체제 전체적으로 OS가 담당
: OS가 사용패턴 분석해서 많이 쓰는거 미리 주기억장치로 물리기

다다익람: 디스크 캐시 증가 = 성능 향상 효과




그림 9-3 디스크 캐시 활용

9.2 반도체 기억장치

학습 목표

- 반도체 기억장치의 종류와 특성을 이해한다.
- 반도체 기억장치 종류별 내부 구조를 설명할 수 있다.

내용

- 9.2.1 종류와 특성
- 9.2.2 반도체 기억장치 구조

SRAM : Static RAM → FlipFlop으로 구성, 전기만 있으면 안정적

DRAM : Dynamic RAM → C로 구성, 방전되는 단점

9.2.1 종류와 특성

☆ 표 9-1 반도체 기억장치 분류 ☆

분류	종류	사용 방법	휘발성	삭제(단위)	프로그램	기타
RAM	SRAM	읽기/쓰기	휘발성	전기(바이트)	온라인, 전기	Cache
	DRAM	읽기/쓰기	휘발성	전기(바이트)	온라인, 전기	재충전
ROM	Mask ROM	읽기	비휘발성	불가	오프라인, 생산 공정	
	PROM p: Program	읽기	비휘발성	불가	오프라인, 전용 장치	
	EPROM E: Erasable	읽기	비휘발성	자외선(전체)	오프라인, 전용 장치	
	EEPROM E: Electric	읽기/쓰기	비휘발성	전기(바이트)	온라인, 전기	
	Flash Memory	읽기/쓰기	비휘발성	전기(블록)	온라인, 전기	

☆ 표 9-2 RAM 특성 비교

종류	셀	재충전	제어기	셀 크기	용량	속도	용도
SRAM	플립플롭	불필요	불필요	크다.	적다.	빠름	캐시기억장치, 소형 시스템
DRAM	캐패시터	필요	필요	작다.	많다.	느림	대형 시스템

※ EP(Erase-Program) cycle: 삭제 가능한 ROM 종류의 재기록 가능 횟수

9.2.2 반도체 기억장치 구조

표 9-3 반도체 기억장치의 용도별 분류

구분	용도	반도체 기억장치 소자	인터페이스
주 기억장치	읽기 전용	ROM, PROM, EPROM, NOR Flash	주소, 데이터, 읽기, (프로그램)
	읽기/쓰기	SRAM, DRAM	주소, 데이터, 읽기, 쓰기
보조 기억장치	읽기/쓰기	EEPROM, NAND Flash	입출력

ROM : 재기록 가능한 횟수가 정해져있음 (10만 번 정도)

SRAM DRAM 보다 빠름

저흥전 필화 X

바람, 제이 필름 X

↳ 캐시아 임베디드
시스템에서 사용





그림 9-4 SRAM의 인터페이스와 동작특성표



☆ DRAM

적자 구조

충전이라 읽기/쓰기 동시에 불가

기-

C: Flip-Flop 보다 크기 작고, 싸고, 읽기 어려움


주소 4, RAS 1 : 4번행

주소 7, CAS 1 : 7번열

재충전 기능을 수행하는

재충전 필요: 주기적으로 셀 재충전
DRAM 제어기
연속 읽기 모드 제공

주로 주기적 장치 n비트 주소를
두번 사용



여기 있으면
디램 (a) 인터페이스

그림 9-6 DRAM의 인터페이스와 내부 구조

RAS 라스 : Row Address Strobe
CAS 카스 : Column Address Strobe
주소버스가 1개밖에 없어서 사용
버스 하나로 행/열 신호를
모두 주고받아서

한번 기록한 값 변경불가 한번만 변경가능 재프로그래밍 가능
자외선으로 지워지 가능

Mask ROM, PROM, EPROM 스크립트

Programmable Erasable

내부 구조는 SRAM과 동일

ROM은 PGM 없음

부로더/임베디드 시스템 저장목적




그림 9-7 ROM 인터페이스

전체로 word/블록 단위로 지우기 가능

EEPROM

Electrically

읽기 속도 >> 지우기 속도

버스에 연결 불가능 구조, 속도 매우 느림

$$I2C = I^2C = IIC$$

직렬 버스 대부분 직렬 인터페이스 사용

- 둘다 직렬
- SPI(Serial Peripheral Interface Bus) 3~4가닥의 통신선
 - I2C(Inter-Integrated Circuit) 2가닥의 통신선
- I^2C : I Square C
- 통신 속도가 느리다.

환경 변수 설정용




그림 9-8 EEPROM의 인터페이스와 내부 구조

NOR 플래시

읽기: ROM 방식

쓰기, 지우기: 특수 명령

Flash Memory

전체 신호로 지워 가능

SSD/USB/SD카드 등

이건 안함




그림 9-9 NOR 플래시의 인터페이스와 내부 구조

NAND 플래시

입출력 방식

블록 지우기

페이지 쓰기




그림 9-10 NAND 플래시의 인터페이스와 내부 구조

✧ 9.3 기억장치 모듈 설계 ✧

여러 개의 기억소자를 사용하여 비트 폭과 용량을 확장하는 방법

내용

- 9.3.1 기억장치 비트 폭 확장
- 9.3.2 기억장치 용량 확장

9.3.1 기억장치 비트 폭 확장




그림 9-11 기억장치 비트 폭 확장 (데이터 버스 확장)

9.3.2 기억장치 용량 확장

주소 & 데이터 버스 확장

주소 확장: 디코더 사용
늘어난 비트 수 $\times 2$ 늘어난 비트 수 디코더 사용

예) 주소 3비트 확장:

3 $\times$ 8 디코더 사용




그림 9-12 기억장치 비트 폭과 용량 확장

기억장치 용량 확장


기밀 범위: 152(인터럽트)
4.3.2
인터럽트 벡터 테이블

5
2의 보수
예제 9-2
체크섬
오버플로 + 덧셈
부동소수점

6
3점/가변 명령어
CISC/RISC
주소 지정 방식
byte order
halt, wait, nop

[예제 9-2] [그림 9-12]에 대하여 질문에 답하라.

- 1) 주소 22_38B0h의 하위 바이트는 어느 SRAM에 저장되어 있는가? 7x 8x
- 2) 주소 09_3A84h의 상위 바이트는 어느 SRAM에 저장되어 있는가? 9



RAM/ROM 특징
Memory hierarchy
SRAM/DRAM
EEPROM
메모리 확장

9.4 캐시 기억장치 안함

더 하고 싶으면 운영체제 ??

캐시 기억장치

- 용량은 작고, 액세스 속도가 빠른 기억장치

학습 목표

- 캐시 기억장치를 도입함으로써 주기억장치의 평균 액세스 속도가 개선되는 원리를 설명할 수 있다.
- 캐시 기억장치의 구조를 제시하고 운영 방법을 설명할 수 있다.

내용

- 9.4.1 참조의 지역성
- 9.4.2 캐시 기억장치 구조
- 9.4.3 캐시 설계시 고려 사항
- 9.4.4 매핑함수
- 9.4.5 교체정책
- 9.4.6 쓰기정책
- 9.4.7 일관성유지

9.4.1 참조의 지역성

참조의 지역성 (locality of reference)

- 프로세서가 프로그램을 수행할 때 기억장치의 특정 부분을 집중적으로 참조하는 경향이 있다.

공간적 참조의 지역성

- 기억장치에 가깝게 배치되어 있는 명령어 또는 데이터를 다음 번에도 계속 참조할 가능성이 크다.
- 명령어> 거리가 짧은 루프 반복 실행.
- 데이터> 데이터는 기억장치에 같은 영역에 가깝게 배치되어 있음.

시간적 참조의 지역성

- 한 번 사용한 명령어와 데이터를 짧은 시간 안에 다시 참조할 가능성이 크다.
- 명령어> 함수 호출 후 복귀
- 데이터> 함수 안 프로그램은 같은 지역 변수를 여러 번 사용함.

데이터 전송 단위




그림 9-13 캐시 활용

적중(hit)

- 중앙처리장치가 원하는 단어가 캐시 기억장치에 들어 있음.
- 캐시에서 단어 액세스

실패(miss)

- 중앙처리장치가 원하는 단어가 캐시 기억장치에 없음.
- 주기억장치에서 단어를 포함하고 있는 블록을 캐시로 전송 후, 캐시에서 단어 액세스

적중률

$$\text{hit ratio} = \frac{\text{number of hits}}{\text{number of accesses}}$$


$$t_a = h \times t_c + (1-h) \times (t_m + t_c) = t_c + (1-h) \times t_m$$

[예제 9-3]

- 캐시 액세스 시간 = $1\mu\text{sec}$
- 주기억장치 액세스 시간 = $10\mu\text{sec}$
- 1) 적중률에 대한 평균 액세스 속도 그래프는?
- 2) 적중률이 90%일 때, 평균 액세스 시간은?

[풀이]

- 1) 평균 액세스 시간 $t_a = t_c + (1-h)t_m = 11 - 10h$
- 2) $t_a(0.9) = 11 - 0.9 \times 10 = 2\mu\text{sec}$



9.4.2 캐시 기억장치 구조

전송 단위

- 주기억장치 전송 단위: 블록 캐시 기억장치 전송 단위: 라인 (슬롯)
- 일반적으로 블록 크기 = 라인 크기

표 9-4 주기억장치와 캐시 기억장치의 제원

항목	주기억장치	캐시 기억장치
주소선의 수	n비트	k비트
전체 용량	2^n 단어	2^k 단어
데이터 전송 단위 및 크기	블록: w단어	라인: w단어
블록(라인) 수	블록 수: $b = 2^n/w$	라인 수: $a = 2^k/w$

[예제 9-4]

- 주기억장치 용량 = 16M바이트, 캐시 기억장치 용량 = 32K바이트
- 블록 크기 = 라인 크기 = 64바이트
- 주기억장치 블록 수와 캐시 라인 수는?

[풀이]

- 주기억장치 블록 수 $b = 16\text{M바이트} / 64\text{바이트} = 256\text{K블록}$
- 캐시 기억장치 라인 수 $a = 32\text{K바이트} / 64\text{바이트} = 512\text{라인}$

캐시 기억장치 구조





그림 9-15 주기억장치와 캐시기억장치의 구조

주기억장치 주소 = {태그 필드, 라인 필드, 단어 필드}

- 단어 필드: 캐시 라인 안에서 단어 지정. 길이 = $\log_2 W$ (W: 라인 내 단어 수)
- 라인 필드: 캐시의 라인 번호 지정. (길이는 매핑 방법에 따라 다르다.)
- 태그 필드: 캐시 라인에 어느 주기억장치 블록이 들어 있는지 나타낸다. 캐시의 태그 영역에 저장된다.

데이터 액세스

데이터 읽기



데이터 쓰기

읽기보다 복잡

- 캐시와 주기억장치를 모두 수정해야 한다.
- 별도의 정책 필요

캐시 동작

- 캐시 도입 목적이 액세스 속도 개선이므로 캐시 동작은 모두 하드웨어로 처리된다. 프로그래머는 캐시가 있음을 모른다.
- 빠르게 검색할 수 있도록 캐시는 연관기억장치로 만들어져 있다.

9.4.3 캐시 설계시 고려 사항

계층적 구성

- On-chip 레벨 1 캐시: 명령어 캐시, 데이터 캐시
- Off-chip 레벨 2 캐시




그림 9-17 계층적 캐시 구성

캐시 설계 요소

9.4.4 매핑 함수

- 주기억장치 블록을 캐시 라인으로 복사하는 규칙

9.4.5 교체정책

- 캐시가 모두 채워졌을 때, 교체 라인 선택 방법

9.4.6 쓰기 정책

- 데이터 쓰기 처리 방법

9.4.7 일관성 유지

- 주기억장치와 캐시의 데이터를 동일하게 유지하는 방법
- 멀티 프로세서 환경에서 중요

9.4.4 매핑 함수

매핑 함수 (mapping function)

- 주기억장치 한 개의 블록을 캐시 라인에 할당하는 규칙

종류

- 직접매핑 (direct mapping)
- 완전연관매핑 (full associative mapping)
- 집합연관매핑 (set-associative mapping)

표 9-5 매핑함수 예제

제원		예제 1	예제 2
블록(라인) 크기		w = 8바이트	w = 256바이트
주기억장치	용량	128바이트 (n = 7비트)	256M바이트 (n = 28비트)
	블록 수	16블록	1M블록
캐시기억장치	용량	32바이트 (k = 5비트)	256K바이트 (k = 18비트)
	라인 수	4 라인	1K 라인

직접매핑 예제 1




그림 9-18 예제 1의 직접매핑

※ 주기억장치 블록을 라인 필드에 해당하는 캐시 라인에 저장

직접매핑 예제 2




그림 9-19 예제 2의 직접매핑

직접 매핑 특성

[예제 9-5] 주기억장치 주소 50C_0108h

- 1) 단어를 저장할 캐시 라인 번호는?
- 2) 태그 영역에 저장할 값은?
- 3) 적중 여부를 판정할 비교기의 비트 크기와 수는?

[풀이] 50C_0108 = 0101_0000_1100_0000_0001_0000_1000
= (태그)01_0100_0011_(라인)00_0000_0001_(단어)0000_1000

- 1) 라인 번호 = 001h, 라인 내 08번째 단어
- 2) 태그 = 143h
- 3) 10비트 비교기 한 개

특성

- 주기억장치 블록이 저장될 캐시 라인이 하나로 고정 → 교체정책 불필요.
- 적중 여부 검사: 태그 비트 크기의 비교기 한 개 필요.
- 같은 캐시 라인으로 매핑되는 두 개의 블록을 번갈아 사용하면 효율이 떨어짐.

완전연관매핑




그림 9-20 예제 1의 완전연관매핑

※ 주기억장치 블록을 임의의 캐시 라인에 저장

완전 연관 매핑 예제 2




그림 9-21 예제 2의 완전연관매핑

완전연관매핑 특성

[예제 9-6] 주기억장치 주소 50C_0108h

- 1) 단어를 저장할 캐시 라인 번호는?
- 2) 태그 영역에 저장할 값은?
- 3) 적중 여부를 판정할 비교기의 비트 크기와 수는?

[풀이] 50C_0108 = 0101_0000_1100_0000_0001_0000_1000
= (태그)0101_0000_1100_0000_0001_(단어)0000_1000

- 1) 라인 번호 = 1024개 중 임의의 라인, 라인 내 08번째 단어
- 2) 태그 = 50C01h
- 3) 20비트 비교기 1024 개

특성

- 주기억장치 블록이 임의의 캐시 라인으로 매핑 → 교체 정책 필요
- 적중 여부 검사를 위해 모든 라인 검사 필요.
- 비교기 수 = 태그 비트 크기 × 캐시 라인 수

세트연관매핑




그림 9-22 예제 1의 2-way 세트연관매핑

- ※ 캐시를 s 개의 집합으로 나누고
- ※ 주기억장치 블록을 각 캐시 집합 중 하나의 라인에 배정

4-way 세트연관매핑




그림 9-23 예제 2의 4-way 세트연관매핑

세트 연관 매핑 특성

[예제 9-7] 주기억장치 주소 50C_0108h

- 1) 단어를 저장할 캐시 라인 번호는?
- 2) 태그 영역에 저장할 값은?
- 3) 적중 여부를 판정할 비교기의 비트 크기와 수는?

[풀이] 50C_0108 = 0101_0000_1100_0000_0001_0000_1000
= (태그)0101_0000_1100_(라인)0000_0001_(단어)0000_1000

- 1) 각 세트의 01라인 중 하나에 저장된다. 라인 내 08번째 단어
- 2) 태그 = 50Ch
- 3) 12비트 비교기 4 개

특성

- 주기억장치 블록을 캐시 세트 중 하나의 라인에 저장 → 교체정책 필요.
- 적중 여부 검사를 위해 각 세트마다 하나의 라인 검사 필요.
- 비교기 수 = 태그 비트 크기 × 세트 수

9.4.5 교체 정책

교체 정책

- 캐시 실패시, 캐시 라인 중 하나를 선택하는 방법
- 직접 매핑: 교체 정책 불필요
- 완전 연관 매핑, 집합 연관 매핑: 교체 정책 필요

이상적인 교체 정책

- 향후 가장 오랫동안 사용하지 않을 라인 선택
- 구현 불가

교체 정책

알고리즘	교체 라인 선택 방법	특징	USE 카운터	선택
LRU Least Recently Used	가장 오래 전에 사용한 라인 선택	성능 우수	라인을 사용할 때 0 다른 라인은 증가 가장 큰 라인 선택	큰 값
FIFO First-In-First-Out	가장 먼저 캐시에 들어온 라인 선택	자주 사용될 가능성 존재	캐시 라인이 들어올 때 0 다른 라인은 증가	큰 값
LFU Least Frequently Used	가장 적게 사용한 라인 선택	최근에 들어온 라인 선택 가능	캐시 라인이 들어올 때 0 다른 라인은 증가	작은 값
Random	임의로 라인 선택	비교적 성능 우수	-	-

LRU 예제 9-8

블록(라인): 8 바이트

주기억장치 128 바이트

캐시 32 바이트

2-way 집합 연관 사상

주소 추적

- 00h, 01h, 02h, 40h,
- 03h, 42h, 04h, 08h,
- 09h, 0ah, 0bh, 58h,
- 0ch, 0dh, 59h, 5ah,
- 10h, 11h, 09h, 61h,
- 12h, 13h, 62h, 14h

적중률

- $18/24 = 75\%$

주소	Hit/ Miss/ Rep	집합 0						집합 1					
		Line 0			Line 1			Line 0			Line 1		
		Tag	Data	Use	Tag	Data	Use	Tag	Data	Use	Tag	Data	Use
00h	M	000	0-7	0									
01h	H			0									
02h	H			0									
40h	M			1				100	40-47	0			
03h	H			0						1			
42h	H			1						0			
04h	H			0						1			
08h	M				000	8-F	0						
09h	H						0						
0ah	H						0						
0bh	H						0						
58h	M						1				101	58-5F	0
0ch	H						0						1
0dh	H						0						1
59h	H						1						0
5ah	H						1						0
10h	MR			1				001	10-17	0			
11h	H			1						0			
09h	H						0						1
61h	MR	110	61-67	0						1			
12h	H			1						0			
13h	H			1						0			
62h	H			0						1			
14h	H	110	61-67	1	000	8-F	0	001	10-17	0	101	58-5F	1

9.4.6 쓰기 정책

방식	쓰기 동작 처리	장단점
Write-through	캐시 라인과 주기억장치 블록을 함께 수정 교체할 때, 블록을 캐시로 복사	캐시 일관성 유지 주기억장치 액세스 증가
Write-back	캐시 라인만 수정하고 dirty 비트 세트 Dirty 라인을 교체할 때, 주기억장치에 저장 후 복사	빠름. 불일치 순간 존재

9.4.7 일관성 유지




그림 9-24 멀티프로세서 시스템 환경

일관성 유지 방법

방법

- 캐시 불가능 영역(non-cacheable region) 지정
- 버스 감시(bus watching)
- 동시 갱신(concurrent update)

MESI 알고리즘: 캐시 라인 상태 관리

- 수정 (modified)
- 배타 (exclusive)
- 공유 (shared)
- 무효 (invalid)

9.5 가상 기억장치

기억장치

- 캐시 기억장치: 기억장치 액세스 속도 개선
- 가상 기억장치: 기억장치 용량 확장
 - 운영체제가 운영 담당
 - 프로세서는 MMU(Memory Management Unit) 제공

학습 목표

- 가상 기억장치를 도입함으로써 주기억장치의 용량을 확장하는 원리를 설명할 수 있다.
- 가상 기억장치를 운영하는 방법을 설명할 수 있다.

내용

- 9.5.1 페이지 테이블
- 9.5.2 변환 우선참조 버퍼
- 9.5.3 가상 기억장치 기능 확장

9.5.1 페이지 테이블

가상 기억장치

- 가상 기억장치는 하드 디스크에 주기억장치 내용을 저장하려고 확보한 공간
- 주기억장치 용량 < 프로세서 기억 공간
- 가상 기억장치에서 데이터의 일부를 페이지 단위로 주기억장치로 옮겨 놓고 사용

가상 기억장치 운영

- Page: 크기가 같게 기억장치를 나눈 영역, 일반적으로 4K바이트
- Page frame: 물리 기억장치를 페이지 크기로 나눈 영역
- 페이지 테이블: 페이지가 페이지 테이블에 배정된 상태를 기록하는 테이블
- 페이지 부재 (page fault) → 요구 페이지징 (demand paging)




그림 9-25 가상기억장치 운영 개념

기억장치 주소

기억장치 주소

- 논리 주소(logical address): 중앙처리장치가 데이터를 액세스하는 주소
- 가상 주소(virtual address) 또는 선형 주소(linear address): 가상 기억장치에 대한 주소
- 물리 주소(physical address): 주기억장치를 액세스하는 주소
- 일반적으로, 가상 주소 = 선형 주소 = 논리 주소

가상주소 → 물리주소 변환

- 가상 주소의 페이지 번호로 페이지 테이블을 참조하여 물리 주소의 페이지 프레임 번호를 구한다.




그림 9-26 가상주소

페이지 테이블

가상 주소의 페이지 번호 → (페이지 테이블) → 물리 주소의 페이지 프레임 번호




그림 9-27 | 페이지 테이블 참조

페이징의 예




그림 9-28 페이징 예제

2 단계 페이징

페이지 테이블 크기 문제

- 32-bit 프로세서: 4 Kbytes page, 20 bit 페이지 번호
- Page table size 1 M entries




그림 9-29 2단계 페이징

9.5.2 변환우선참조 버퍼

페이징 기법의 데이터 액세스

- 기억장치 2번 액세스
 - 1) 가상 주소로 페이지 테이블을 액세스하여 물리 주소 생성
 - 2) 물리 주소로 데이터 액세스

변환우선참조 버퍼(TLB, Translation Lookaside Buffer)

- 프로세서 안에 내장된 특수한 연관 액세스 기억장치
- 최근에 사용한 페이지 테이블의 내용을 복사하여 저장
- TLB 히트이면, 페이지 테이블을 참조하지 않고 바로 물리주소 생성
- TLB 항목이 모두 채워지면 교체 (LRU 알고리즘)

가상 주소 페이지 번호	페이지 프레임 번호	속성

기억장치 시스템




그림 9-30 기억장치 시스템 구성

기억장치 액세스 과정




그림 9-31 기억장치 액세스 과정

9.5.3 가상 기억장치 기능 확장

가상 기억장치 목적

- 주기억장치 확장: (주기억장치 < 프로세서 주소 공간)

운영체제 기억장치 관리

- 페이지 단위로 프로세스에게 할당
- 기억장치 보호: 페이지 단위로 속성 부여(읽기/쓰기/실행 가능)

가상 머신(Virtual Machine)

- (주기억장치 > 프로세스 주소 공간)
- 하나의 컴퓨터(host computer)에 여러 개의 가상 머신(guest computer) 설치
- 서로 다른 운영체제 탑재
- 클라우드 컴퓨팅(cloud computing)의 핵심 기술